Разработать вычислительное устройство для выполнения операции умножения двоичных чисел.ДОРАБОТКА! СРОЧНАЯ!

ВВЕДЕНИЕ

Все современные вычислительные машины построены по принципам и имеют структуру, предложенную еще в 40–х годах академиком Джоном Фон Нейманом.
Принципы Фон Неймана:
- вычислительная машина конструктивно делится на ряд устройств: процессор, запоминающее устройство (для хранения программ и данных), устройство ввода–вывода и т.д.;
- наличие хранимой в памяти программы;
- одинаковое представление чисел и команд в виде двоичных кодов;
- принцип микропрограммного управления процессом вычислений;
- естественный порядок выборки команд (команды выполняются последовательно, так как они хранятся в памяти; изменение порядка выполнения команд, при необходимости, осуществляется специальными командами перехода).
В ходе курсового проекта, мы разработаем такое вычислительное устройство, которое способно будем выполнять операции умножения двоичных чисел.
Перед выполнением данного проекта определимся, для начала, с целями и его задачами.

Целью данного проекта является разработка вычислительного устройства для выполнения операций умножения двоичных чисел.

Для выполнения данной цели, необходимо выполнить следующие задачи:
1) Дать словесное описание операции умножения;
2) Построить блок-схему алгоритма выполнения операции;
3) Определить набор управляющих сигналов;
4) Выявить синтез арифметико-логического устройства;
5) Выявить временную диаграмму управляющих сигналов;
6) Разработать схемное решение устройства управления;
7) Разработать микропрограмму выполнения команды умножения.

Объект исследования – Арифметико – логическое устройство.
Предмет исследования – Операции умножения двоичных чисел.

1 СЛОВЕСНОЕ ОПИСАНИЕ ОПЕРАЦИИ УМНОЖЕНИЯ

Операция умножения является наиболее частой после сложения. Умножение может выполняться суммированием сдвинутых на один или несколько разрядов частичных произведений, каждое из которых является результатом умножения множимого а соответствующий разряд (разряды) множителя.
При точном умножении двух чисел количество значащих цифр произведения может в пределе достичь двойного количества значащих цифр сомножителей. Еще сложнее возникает ситуация при умножении нескольких чисел. Поэтому в произведении только в отдельных случаях используют двойное количество разрядов.
Наиболее просто операция умножения выполняется в прямом коде. При этом на первом этапе определяется знак произведения путем сложения знаковых разрядов сомножителей по модулю 2, затем производится перемножение модулей сомножителей согласно двоичной таблице умножения. Результату присваивается полученный знак.
Произведение можно получить двумя путями:
1) Сдвигом множимого на требуемое количество разрядов и прибавлением полученного очередного частичного произведения к ранее накопленной сумме частичных произведений;
2) Сдвигом сумму ранее полученных частичных произведений на каждом шаге на 1 разряд и последующим прибавлением к сдвинутой сумме неподвижного множимого либо 0.
Причем каждый из этих методов может различаться еще и тем, с младших или со старших разрядов начинается умножение.

ЗАКЛЮЧЕНИЕ

В результате выполнения данного курсового проекта были определены следующие аспекты:
- Дано полное описание операции умножения;
- Создана блок – схема алгоритма выполнения операции;
- Определен набор управляющих сигналов;
- Описан синтез АЛУ;
- Описана временная диаграмма управляющих сигналов;
- Описано схемное решение устройства управления;
- Создана микропрограмма для выполнения команды умножения.
В курсовом проекте была, также, раскрыта роль вычислительного устройства и способы его применения на практике.
В результате проведенного анализа сделаны следующие выводы:
Устройство пригодно для выполнения операции умножения двоичных чисел с умножением на два разряда множителя одновременно, начиная с младших разрядов множителя со сдвигом частной суммы вправо.
Разработанное устройство имеет по 4 входов для множителя Y0 – Y3 и множителя X0 – X3, вход разрешения начала счета START с активным уровнем "1", вход принудительного сброса с активным уровнем "1" и вход синхронизации с тактированием по фронту импульса; 8 выходов результата Z0 – Z3 и выход готовности результата READY с активным уровнем "1".
Максимальное время счета .
Потребляемая мощность .